Проектирање системи со HDL
Предмет: Проектирање системи со HDL
Код: ФЕИТ07З020
Број на ЕКТС кредити: 6 ЕКТС
Неделен фонд на часови: 2+2+1+0
Институт: компјутерска техника и информатика
Предуслов за запишување на преметот: нема
Цели на предметната програма (компетенции) : Совладување техники и принципи за проектирање на дигитални системи со помош на јазици за опис на хардвер. Изучување техники за подобрување на точност и перформанси на симулации. Разгледување на проблемите при синтеза.
Методи на учење: Лабораториски вежби, практична работа и настава.
Вкупен расположив фонд на часови: 180 часови
Содржина на предметната програма: Проектирање дигитални системи со јазик за опис на хардвер. Користење на софтверски платформи за симулација, тестирање и синтеза на дигитални системи. Креирање на IP-јадра во HDL. Користење на IP-јадра како составни делови за изработка на сложени дигитални системи. Дизајнирање на систем-во-чип со HDL. Опис на процесори во HDL. Опис на магистрали во HDL.
Литература:
Задолжителна литература |
||||
Бр. |
Автор |
Наслов |
Издавач |
Година |
1 |
Z. Navabi |
VHDL:Modular Design and Synthesis of Cores and Systems, 3rd Edition |
McGraw-Hill Professional |
2007 |
2 |
M. Zwolinski |
Digital System Design with VHDL, 2nd Edition |
Prentice Hall |
2004 |
3 |
P.P. Chu |
RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability |
Wiley-IEEE Press |
2006 |