PLD и FPGA компоненти

Предмет: PLD и FPGA компоненти

Код: ФЕИТ053029

Број на ЕКТС кредити: 6 ЕКТС

Неделен фонд на часови: 3+1+1+0

Институт: Електроника

Предуслов за запишување на преметот:

Цели на предмететната програма (компетенции) : Запознавање со концептот на програмабилни компоненти ,

опис и разработка на јазикот VHDL.Студентот што ќе заврши курсот треба да биде способен за самостојно дизајнирање на комплексни логички кола.

Методи на учење: Комбиниран начин на учење: предавања, аудиториски и лабораториски вежби, подржани со презентации и визуелизација на концептите, активно учество на студентите преку тестови и задачи за решавање на час, проектни задачи

Вкупен расположив фонд на часови: 180 часови

Содржина на предметната програма: Структури на SPLD (PLA, PAL/GAL), CPLD и FPGA. Типични претставници на програмабилни логички компоненти од водечки производители. Јазици за опис на хардвер. Структура на VHDL, ентитети и архитектури. Податочни типови. Оператори и атрибути. Паралелен код. Секвенцијален код. Сигнали и променливи. Машини на состојби. Пакети и компоненти. Функции и процедури. Примери на дизајнирање.

Литература: